sciencetalk

bovenste plaatje geeft dus de kristalstructuur weer van een N-type halfgeleider. Het heeft er dus alles mee te maken.

EDIT>>>>>>>>>>>>>>>>>>

Ik snap die plaatjes niet helemaal. Siliciumatomen hebben 4 valentie-elektronen in de buitenste schil, en in het kristal zoals getekend kom ik veel elektronen tekort. Of die moeten onder de getekende laag terug te vinden zijn, in bindingen naar een niet getekende laag onder wat we zien..... Maar ook dan zie ik de logica van de verdeling in rijen niet???

Wat belangrijk is is dat Silicium vier 'buren' heeft waarmee het electronen wisselt. Het heeft dan 8 halve electronen in de valentie band, dit is iets wat silicium wil, het wil zijn buitenste band vol hebben, of tenminste de helft van de tijd vol hebben. In het laatste plaatje zijn er wel een paar electronen die we missen, waarom weet ik niet, foutje in plaatje. De cristal structuur is hier te vinden:

http://www.webelements.com/webelements/ele...i/xtal-pdb.html Het is een kubiek crystal structuur, maar dan een beetje anders, orthorombisch geloof ik. De tekening hierboven is om duidelijk te maken dat Si 4 buren heeft, maar het is 2D, niet 3D.

Intrinsiek Si (niet gedoopt en erg koud) heeft dus zijn buitenste band vol, in de kristal structuur kan er geen electron meer bij. Daarom kan het niet geleiden.

Het is een face centered cubic crystal waarin de 'verre' buren niet meetellen in het afstaan van electronen.



In de afbeelding hierboven tellen de verticale en horizontale lijnen eigelijk niet als een elektronen binding. alleen de diagonale lijntjes, die korter zijn, is een electronen binding. Als je dit dan in een itteratief kristal structuur zet krijg je het volgende:



bron: wikipedia/en en webelements

DPW, dat vind ik wat vreemd. In je bovenste figuur zie je dat ieder atoom vier bindingen met naburige atomen heeft, die allemaal in een enkel vlak liggen (de bindingen vormen samen een 'X') als ik je uitleg goed begrijp. In de onderste figuur vormen die vier bindingen met buuratomen geen 'X' in een plat vlak meer, maar wijzen ze naar de hoekpunten van een tetraeder - die niet meer in een enkel vlak liggen.

Hoe zit dat?

Geheel juist, de 2D tekening is een correcte weergaven van het aantal buren dat een Si atoom in een kristal structuur is. Echter is een kristal structuur niet 2D. De onderste tekening toont de echte kristal structuur dat een 3D x-binding toont.

De 2D tekening is er alleen maar voor om de meer complexe 3D structuur uit te leggen.

Dan komt hier de uitleg van de werking van een pn-junctie zoals ik het van "Streetman & Banerjee - Solid State Electronic Devices" heb begrepen.

een n-type halfgeleider is een haldgeleider zoals silicium waarin kleine hoeveelheden silicium atomen in een kristal structuur zijn vervangen door fosfor atomen, die heeft een electron extra in de buitenste elektronen band. Een p-type halfgeleider is degoopt met Arsenicum en heeft een electron te weinig om de buitenste band vol te maken.

Het Fermi energie niveau is een niveau waarbij de kans om een electron in die energie te vinden, precies een half is. Het komt van de Fermi-Dirac waarschijnlijkheids-dichtheid functie. Voor intrinsiek silicium (niet gedoopt) met nul temperatuur, is de kans om een electron in de valentieband te vinden '1' en de kans om de elektron in de geleidingsband te vinden 0. Als de temperatuur hoger wordt, is deze grens niet meer zo duidelijk, soms kan een electron voor een bepaalde tijd de conductieband bereiken. De waarschijnlijkheidsfunctie gaat dus geleidelijker over van 1 naar 0. Voor intrinsiek silicum, het fermi niveau bevindt zich in het midden van de energie band gap.

Voor een n-type halfgeleider, zijn er meer electronen aanwezig, en vanzelfsprekend is de kans groter dat electronen in de geleidingsband bevinden, het Fermi niveau is dichter bij de conductieband. Voor p-type, dat een electron mist, is het Fermi niveau dichter bij de valentieband.

Van een p-type en een n-type halfgeleider kunnen we een pn-junctie maken. In het midden is er een groot verschil van doping. Diffusie van elektronen van de n kant naar de p kant, en gaten van de p kant naar de n kant treed op. Dit noemen we de diffusie stroom. Deze elektronen laten wel een proton achter, en zo ook bij de gaten. Dus deze difusie kan niet oneindig door gaat. de terug stroom gecreeert door de diffusie stroom noemen we de drift-stroom. In principe wordt er een electrisch veld opgebouwt door de diffusie van elektronen en holen, hoe hoger dat elektrisch veld, hoe minder de diffusie.

Je kunt dit ook uitleggen door het idee van de fermi waardes te nemen. In het eerste plaatje van de volgende afbeelding is er dus nog geen diffusie opgetreden tussen n-type en p-type. Je ziet dat het Fermi niveau op verschillende hoogte ligt, dit is raar voor een geleidend materiaal omdat dat betekend dat de kans om een elektron met bepaalde energie te vinden anders is aan de linkse kant dan aan de rechtse kant.



Het fermi niveau aan de linkse kant moet dus op zelfde hoogte liggen dan aan de rechtse kant. Een 'depletion layer', of 'space charge layer', of 'transistion layer' allemaal hetzelfde, wordt gevormt. En er ontstaat een contact voltage tussen de n-type en de p-type, de p-type heeft gaten afgestaan en de n-type electronen, de n-type is dus licht positief geladen ten opzichte van de p-type. Als er een potentiaal veschil is, is er een electrisch veld immers . Als er een electrisch veld is, is er een lading dictheid Zie dit niet zo heel duidelijke tekening voor meer informatie: http://ece-www.colorado.edu/~bart/book/boo...if/fig4_3_1.gif

In die tekening zie je de lading dichtheid, het electrisch veld, de voltage ( ), en de energie band structuur van de pn-junctie.

Samenvattend, een contact potentiaal wordt gecreert door diffusie van elektronen en holen van respectievelijk de n-type en p-type halfgeleider, dit creeert natuurlijk een eigen electrisch veld die de diffusie tegenhoudt met wat men noemt een drift stroom de andere kant in.

Morgen meer over wat er gebeurt als er een batterij aan wordt gesloten.

Meer info over fermi-level: http://hyperphysics.phy-astr.gsu.edu/hbase...lids/fermi.html

leuke animatie:

http://www.mtmi.vu.lt/pfk/funkc_dariniai/d...V)txt1click.gif

OK, en nu de transistor?

de field effect transistor? (FET)

de field effect transistor? (FET)

Junctie of MOSFET?

De Bipolaire mag ook

Al goed, er zijn twee hoofdcategorieen, de Field Effect Transistor (FET) en de Bipolair Junction Transistor BJT.

De FET kan weer onderverdeeld worden in de MOSFET, JFET, MESFET, en HEMT. Hiervan is de MOSFET het meest gebruikt en ook degene die je in je computer processor vindt.

De Metal-on-insulator FET, of MOSFET. zijn er ook in twee smaken: PMOSFET of PFET, en NFET. De PFET begint met een n-type gedoopt substraat, waarop p-type source en drain worden gemaakt. Tussen de source en drain ligt de channel wat dus n-type is. Daarom wordt PFET ook wel n-channel FET genoemd om consternatie te vergroten. Ik gebruik de benaming PFET (voor n-channel).

NFET: Je hebt dus p-channel, n-source, n-drain. Boven de channel (en tussen de source en drain) heb je de gate-dielectric, een isolatie materiaal die de gate van de channel scheidt. De gate is gemaakt van n-type polysilicon.

Waarom de gate een n-type polysilicon is is eigelijk een leuk verhaal. In de 60-er jaren werd metaal gebruikt als gate (koper neem ik aan), dat is eigelijk het beste materiaal ervoor omdat het de hoogste geleiding heeft. Toen zijn ze echter polysilicon gaan gebruiken omdat dat makkelijker was. De polysilicon moet gedoopt worden om geleidend te maken (halfgeleider) en dat dopen wordt in de zelfde stap gedaan als het dopen van source en drain, daarom is het n-type voor NFET (p-type voor PFET). Nu na jaren van fabriceren van p:Si wil men weer terug gaan naar een metale gate omdat dat sneller zou zijn (minder weerstand). Echter is heel het process zo geoptimaliseerd voor polysilicon dat niemand (jongens als Intel, AMD, IBM, Freescale, Samsung) het gemassaproduceerd hebben. Het contactpotentiaal, als gevolg van verschil in work function (of uittree-energie) is daar debet aan, maar dat is een ander verhaal.

Dus NFET: source/drain/gate: n-type channel p-type, tussen gate en channel een dun laagje isolatie:



Later meer.

bron: wikipedia, streetman & bannerjee boek. mijn ouwe professor ernie levine

DePurpereWolf schreef:De polysilicon moet gedoopt worden om geleidend te maken (halfgeleider) en dat dopen wordt in de zelfde stap gedaan als het dopen van source en drain, daarom is het n-type voor NFET (p-type voor PFET).  

bron: wikipedia, streetman & bannerjee boek. mijn ouwe professor ernie levine

Hoe doe je dat met een P-MOST?

N gedoopt poly en P gedoopte source en drain...........

Je bedoelt geloof ik P-MOS.

P-MOS = PMOSFET= PFET

MOS staat voor Metal Oxide Semiconductor. Metal staat voor de gate, die vroeger van metaal was, nu gedoopt polysilicon. Oxide is de dielektriek of isolerend laagje, (hier wwordt nu vaak Hafnium bij gestopt voor een hoger dielectrische constante, ook stikstof geloof ik, verschilt per producent) onder de gate. Semiconductor staat voor de substraat natuurlijk.

Er zijn in solid state physics erg veel afkortingen die erg vaak nergens op slaan maar er in zijn gekropen, dit verschilt ook per bedrijf, ik ben IBM jargon aangeleerd, echt heel vermoeiend om die dingen allemaal bij te houden. Een betere naam voor MOSFET is ook IGFET of insulated-gate field-effect-transistor, dat is namelijk wat het is.

CMOS is Complementary Metal Oxide Semiconductor, de afkorting betekend niks, maar CMOS wordt wel (foutief, als je wil) gebruikt voor alles wat maar IC's zijn. Oh ja, IC staat voor Integrated Circuitry, wat dus inhoudt dat het elektrische circuits zijn die op een chip zijn ingebakken.

Kort verhaal lang...

PMOS = PFET = n-channel, p-source en drain

Ik verplaats dit bericht maar naar moderene natuurwetenschappen, omdat het echt modern onderzoek betreft, wetenschappers zijn nog steeds bezig transistors sneller te maken, een triljoenen markt.

De source van een NFET is geaard, zo ook de channel (of de substraat). De drain is verbonden met een positief potentiaal V_DD. De gate is verbonden met een positief potentiaal V_GG. Om stroom te laten lopen van drain naar source, moet de source geaard zijn en de gate positief potentiaal hebben boven een bepaald voltage: V_t

In een equilibrium, kan de NFET als een samengevoegde np en pn junctie worden gezien. Of wel een npn-junctie. Zoals bij een np-junctie, wordt er ook bij een npn-junctie een contact potentiaal aangebracht. Hierbij is de channel, p-type, op een hoger positief potentiaal dan de twee n-types aan elk kant. Het is dus een potentiaal barriere, en er kan geen stroom lopen. Je kunt het ook zo zien, de eerste n (links) is de source en is forward biased. De tweede n (rechts) is de drain en is reverse biased, hier kan dus geen stroom lopen, zie pn-junctie theorie.

Physisch gezien krimpt de voorwaarts geschakelde pn-junctie, en groeit de terugwaarts geschakelde pn-junctie. De laatste kan zo groot groeien, door V_DD te vergroten, dat het over de channel de andere pn-junctie raakt, dan hebben we lekstroom, in principe heb je dan zoveel spanning aangeboden dat het de contactpotentiaal heeft overbrugt, en er dus geen barriere meer is. We willen niet zoveel spanning aanbieden op de drain, dan hebben we er geen controle meer over.

Een MOSFET wordt ook wel een gate controlled potentiel barrier genoemd, en dat is juist wat we gaan doen, de spanningsbarriere in de channel willen we verminderen zodat er stroom kan lopen van drain naar source. Als er een positieve spanning wordt aangegeleverd aan de gate worden de electronen in de gaten aangetrokken, en de gaten afgestoten, de gate kant van de dielektrische laag wordt positief geladen, en zoals bij elke capaciteit komt er dan een negatieve lading op de channel kant van de dielektrische laag. In principe worden in de p-type channel eerst de meerderheidsladingdragers, de gaten, afgestoten bij nog hogere lading worden de minderheidsladingdragers, elektronen, aangetrokken, als dat is gebeurt is inversie opgetreden. Deze inversie laag van elektronen op de rand tussen dielectrische laag en channel schakelt namelijk de lading laag van de twee pn-juncties aan elkaar. Een electron kan nu van de source n-type space charge layer (lading laag) via de inversielaag naar de drain n-type space charge layer, en dat doet het ook, omdat de drain op een hoger potentiaal is.

Schematisch gezien heb je het contactpotentiaal van de p-type channel verlaagt zodat de potentiaal barriere is verlaagt. Doordat de inversie laag de twee lading lagen aan beide kanten met elkaar verbindt, lijkt het voor de elektron niet een npn-junctie, maar een nn juntie, of gewoon spanning over een stuk n-type silicon, geen probleem voor het elektron, het gebruikt de inversielaag om over de p-type channel te lopen. Het elektron blijft natuurlijk onder de dielektrische laag.

Je bedoelt geloof ik P-MOS.

Sorry, vakjargon (beroepsdeformatie, zo men wil): P-MOST staat voor P-MOS Transistor en N-MOST kun je wel raden.

CMOS is Complementary Metal Oxide Semiconductor, de afkorting betekend niks, maar CMOS wordt wel (foutief, als je wil) gebruikt voor alles wat maar IC's zijn. Oh ja, IC staat voor Integrated Circuitry, wat dus inhoudt dat het elektrische circuits zijn die op een chip zijn ingebakken.

Volgens mij, gebruikt men zowel P-MOST'en als N-MOST'en in CMOS technologie, vandaar het complementaire. CMOS is wel het dominante proces, maar er zijn zoveel meer processen, die vele malen boeiender zijn.

Physisch gezien krimpt de voorwaarts geschakelde pn-junctie, en groeit de terugwaarts geschakelde pn-junctie. De laatste kan zo groot groeien, door V_DD te vergroten, dat het over de channel de andere pn-junctie raakt, dan hebben we lekstroom, in principe heb je dan zoveel spanning aangeboden dat het de contactpotentiaal heeft overbrugt, en er dus geen barriere meer is.

Punchthrough...........

Vandaar dat geavaceerde CMOS technologieën naar een almaar lagere voedingspanning gaan.

Het elektron blijft natuurlijk onder de dielektrische laag.

Behalve als de veldsterkte over het kanaal te groot word.