Cmos logische schakelingen, werking pmos
Geplaatst: zo 11 dec 2011, 00:25
Ik slaag er maar niet in een logische verklaring te vinden voor de werking van een CMOS.
Neem nu het voorbeeld van de CMOS inverter:
Bij een hoge Vin worden de gates positief en zal de NMOS (de onderste) stroom geleiden en de Vout verbinden met de ground. De input is hoog, de output laag. Dit snap ik.
Nu, voor de bovenste PMOS. Deze zou moeten geleiden als Vin laag is. Dat kan toch niet? Als Vin=0, dan gebeurt er toch helemaal niets aangezien de gate 0 is en er dus geen stroom kan zijn? Er zou een negatieve Vin moeten zijn om de PMOS te doen geleiden, nee?
Kan iemand mij duidelijk uitleggen wat er er gebeurd bij resp. een hoge en een lage Vin?
Maw: 'Hoe kan een PMOS geleiden als zijn gate waarde 0V heeft?'
Neem nu het voorbeeld van de CMOS inverter:
Bij een hoge Vin worden de gates positief en zal de NMOS (de onderste) stroom geleiden en de Vout verbinden met de ground. De input is hoog, de output laag. Dit snap ik.
Nu, voor de bovenste PMOS. Deze zou moeten geleiden als Vin laag is. Dat kan toch niet? Als Vin=0, dan gebeurt er toch helemaal niets aangezien de gate 0 is en er dus geen stroom kan zijn? Er zou een negatieve Vin moeten zijn om de PMOS te doen geleiden, nee?
Kan iemand mij duidelijk uitleggen wat er er gebeurd bij resp. een hoge en een lage Vin?
Maw: 'Hoe kan een PMOS geleiden als zijn gate waarde 0V heeft?'